看了让人后悔晶振PCB板设计早了
来源：http://m.hneyq.com 作者：yijindz 2012年05月30
亿金电子供应晶振,石英晶振,贴片晶振,进口晶振,KDS晶振,西铁城晶振,晶振工作原理,晶振技术参数。
设计晶振时经常遇到相噪与抖动这概念，两者之间是什么关系呢？相位噪声和抖动是对同一种现象的两种不同定量方式（描述）。相位噪声是频率域的概停飞，相位噪声是用偏移频率fm处1Hz带宽内的矩形的面积，与整个功率谱曲线下包含的面积之比，单位用-dBC/Hz表示。抖动是一个时域概念，单位用pS或fS表示。
从PCB布局上考虑，晶振尽量焊在PCB上，少用插座方式，高频信号线尽可能远离敏感的模拟电路器件，数字地与模拟地由一点短接或通过外界接口相连例如插座，晶振应该设计在什么位置最好也是该考虑的要素，由于影响晶振短期稳定性的主要因素是温度变化，在设计通盘布局的考虑下，尽量避免将晶振靠近机箱外壳或靠近温度较大的部件例如风扇，还应该远离大功率射频器件例如射频功放。在振动或存在加速度变化的环境下，还应该考虑晶振的受力，确保应力分布均匀，并采取有效缓冲等减振措施。电源纹波也会对晶振产生影响，通常晶振对电源的纹波和噪声要求小于输出电压的1%，由于晶振内部有高精密电压基准，其纹波抑制，负载调整率都非常优良，精度可以达到3ppm/℃，电源系统1%以内的纹波对晶振的干扰可以忽略。
设计晶振时经常遇到相噪与抖动这概念，两者之间是什么关系呢？相位噪声和抖动是对同一种现象的两种不同定量方式（描述）。相位噪声是频率域的概停飞，相位噪声是用偏移频率fm处1Hz带宽内的矩形的面积，与整个功率谱曲线下包含的面积之比，单位用-dBC/Hz表示。抖动是一个时域概念，单位用pS或fS表示。
从PCB布局上考虑，晶振尽量焊在PCB上，少用插座方式，高频信号线尽可能远离敏感的模拟电路器件，数字地与模拟地由一点短接或通过外界接口相连例如插座，晶振应该设计在什么位置最好也是该考虑的要素，由于影响晶振短期稳定性的主要因素是温度变化，在设计通盘布局的考虑下，尽量避免将晶振靠近机箱外壳或靠近温度较大的部件例如风扇，还应该远离大功率射频器件例如射频功放。在振动或存在加速度变化的环境下，还应该考虑晶振的受力，确保应力分布均匀，并采取有效缓冲等减振措施。电源纹波也会对晶振产生影响，通常晶振对电源的纹波和噪声要求小于输出电压的1%，由于晶振内部有高精密电压基准，其纹波抑制，负载调整率都非常优良，精度可以达到3ppm/℃，电源系统1%以内的纹波对晶振的干扰可以忽略。
正在载入评论数据...
相关资讯
- [2025-01-06]轻松管理EMI-泰艺电子低EMI晶振(SX与...
- [2025-01-06]用于 PCIe 6.0/5.0 汽车应用的低功耗...
- [2024-12-18]Q-Tech宣布推出AXTAL GHz系列全系列
- [2024-12-07]Silicon Labs 在 ESG 方面取得卓越成...
- [2024-12-05]高频和低抖动的 SPXO SG2016CBN,SG25...
- [2024-12-04]Statek推出 ULPXO 超低功耗晶体振荡器...
- [2024-12-04]JT21GL(E)和JT11GL(E)是Jauch频率产品...
- [2024-11-28]Endura 低相位噪声 Super-TCXO
销售代表
